code.ossystems Code Review - meta-freescale.git/blob

   1 From 31b19f2736b7d1c5c209ff22a99aec1c3449fedc Mon Sep 17 00:00:00 2001
   2 From: Stefano Babic <sbabic@denx.de>
   3 Date: Wed, 9 May 2012 12:07:31 +0200
   4 Subject: [PATCH 43/56] MX5: PAD_CTL_DRV_VOT_LOW and PAD_CTL_DRV_VOT_HIGH
   5  exchanged
   6
   7 After an update to the MX51 reference manual (Rev. 5), the
   8 values of the PAD_CTL_DRV_VOT_LOW and PAD_CTL_DRV_VOT_HIGH
   9 are now clearly wrong:
  10
  11 "Bit 13:
  12 High / Low Output Voltage Range. This bit selects the output voltage mode for
  13 SD2_CMD. 0 High output voltage mode
  14 1 Low output voltage mode"
  15
  16 The values are currently negated in code - fixed.
  17
  18 Reported-by: David Jander <david.jander@protonic.nl>
  19 Signed-off-by: Stefano Babic <sbabic@denx.de>
  20 CC: Marek Vasut <marek.vasut@gmail.com>
  21 CC: David Jander <david.jander@protonic.nl>
  22 Acked-by: David Jander <david.jander@protonic.nl>
  23 Acked-by: Marek Vasut <marek.vasut@gmail.com>
  24 ---
  25  arch/arm/include/asm/arch-mx5/iomux.h |    4 ++--
  26  1 file changed, 2 insertions(+), 2 deletions(-)
  27
  28 diff --git a/arch/arm/include/asm/arch-mx5/iomux.h b/arch/arm/include/asm/arch-mx5/iomux.h
  29 index 760371b..e3765a3 100644
  30 --- a/arch/arm/include/asm/arch-mx5/iomux.h
  31 +++ b/arch/arm/include/asm/arch-mx5/iomux.h
  32 @@ -66,8 +66,8 @@ typedef enum iomux_pad_config {
  33         PAD_CTL_HYS_ENABLE = 0x1 << 8,  /* Hysteresis enabled */
  34         PAD_CTL_DDR_INPUT_CMOS = 0x0 << 9,/* DDR input CMOS */
  35         PAD_CTL_DDR_INPUT_DDR = 0x1 << 9,/* DDR input DDR */
  36 -       PAD_CTL_DRV_VOT_LOW = 0x0 << 13, /* Low voltage mode */
  37 -       PAD_CTL_DRV_VOT_HIGH = 0x1 << 13,/* High voltage mode */
  38 +       PAD_CTL_DRV_VOT_LOW = 0x1 << 13, /* Low voltage mode */
  39 +       PAD_CTL_DRV_VOT_HIGH = 0x0 << 13,/* High voltage mode */
  40  } iomux_pad_config_t;
  41
  42  /* various IOMUX input functions */
  43 --
  44 1.7.10
  45